Aspect Ratio Max. : 47
Layer Count Max. : 100
Pitch Min. : 0.32mm
WAFER TEST (FT)
最终测试(FT)
是IC 封装后之重要测试介面，主要功能为承载IC 之载体，当晶圆进行切割、黏晶、焊线等制程，并以塑胶、陶瓷、金属等材料包覆后，须再次测试良率。
IC 测试板主要应用在IC 封装后的良率测试(Final Testing , FT)，以进行功能测试及分类的动作，其目的在确保IC 的功能、速度、可靠度、电源消耗等属性是否正常，透过此阶段的测试，剔出功能不全的IC，进一步确保IC 的品质，避免终端产品因为IC 不良产生报废，IC 测试板如同晶圆测试板均可减少后段制程成本的浪费。
-
-
-
-
-
-
-
-
- PCIe G5 32 Gbps
- SerDes PAM4 112 Gbps
- High temperature, up to 125℃
- Suitable for pitch 650~ 1,000 um
-
-
-
-
-
-
-
探针卡电路板
探针头
Needle Type : MEMS
Needle Series : NS, BKS, BR, SS
Pin Count Max. : 50,000
Needle Series : NS, BKS, BR, SS
Pin Count Max. : 50,000
IC载板
C4 Pad Count Max. : 50,000 pin
C4 Pad Pitch : 50-200um
ST Type : AMLO, TFMLO
C4 Pad Pitch : 50-200um
ST Type : AMLO, TFMLO
探针卡电路板
Aspect Ratio Max. : 47
Layer Count Max. : 100
Pitch Min. : 0.32mm
Layer Count Max. : 100
Pitch Min. : 0.32mm
探针头
Needle Type : MEMS
Needle Series : NS, BKS, BR, SS
Pin Count Max. : 50,000
Needle Series : NS, BKS, BR, SS
Pin Count Max. : 50,000
IC载板
C4 Pad Count Max. : 50,000 pin
C4 Pad Pitch : 50-200um
ST Type : AMLO, TFMLO
C4 Pad Pitch : 50-200um
ST Type : AMLO, TFMLO
